虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

RS<b>译码器</b>

  • 基于DVD应用的RS编译码器的研究

    纠错码技术是一种通过增加一定冗余信息来提高信息传输可靠性的有效方法。RS码是一种典型的纠错码,在线性分组码中,它具有最强的纠错能力,既能纠正随机错误,也能纠正突发错误,在深空通信、移动通信、磁盘阵列、光存储及数字视频广播(DVB)等系统中具有广泛的应用。 DVD是一种高容量的存储媒质。DVD技术的应用很广泛,在数字技术中占有重要地位。DVD系统中采用里德-所罗门乘积码(RS-PC:Reed-Solomon ProductCode)进行纠错,RS码译码器在伺服芯片中具有重要作用。 FPGA在开发阶段具有安全、方便、可随时修改设计等不可替代的优点,在电子系统中采用FPGA可以极大的提升硬件系统设计的灵活性,可靠性,同时提高硬件开发的速度和降低系统的成本。FPGA的固有优点使其得到越来越广泛的应用,FPGA设计技术也被越来越多的设计人员所掌握。 本文首先介绍了编码理论和常用的RS编译码算法,提出RS编码器实现方案,详细分析了译码器的ME算法和改进BM算法的实现,针对ME算法提出了一种流水线结构的纠删纠错RS译码器实现方案,在译码器复杂度和延时上作了折衷,降低了译码器的复杂度并提高了最高工作频率,利用有限域乘法器的特性对编译码电路进行优化。这些技术的采用大大的提高了RS编译码器的效率,节省了RS编译码器占用的资源。在Xilinx公司的Virtex-II系列FPGA上设计并成功实现了RS(208,192)编译码器。

    标签: DVD RS编译码

    上传时间: 2013-07-20

    上传用户:xinshou123456

  • 基于FPGA自适应高速RS编译码器的IP核设计

    基于FPGA自适应高速RS编译码器的IP核设计

    标签: FPGA 高速RS编译码器 IP核

    上传时间: 2016-05-10

    上传用户:asdkin

  • rs的译码器

    rs的译码器,rs译码是一个比较复杂的过程

    标签: 译码器

    上传时间: 2014-01-17

    上传用户:1583060504

  • 该程序是RS编译码器的MATLAB仿真程序

    该程序是RS编译码器的MATLAB仿真程序,里面有对程序的详细说明和解释。包括编码算法和译法算法的原理,流程以及代码实现。对掌握RS码有非常好的学习价值。

    标签: MATLAB 程序 RS编译码 仿真程序

    上传时间: 2013-12-31

    上传用户:爺的气质

  • RS编译码器的DSP实现

    RS编译码器的DSP实现,首先用MATLAB仿真,最后在DSP上实现

    标签: DSP RS编译码

    上传时间: 2017-02-10

    上传用户:D&L37

  • 基于FPGA的RS编译码器实现 我是新手 刚学的写的很简单的代码

    基于FPGA的RS编译码器实现 我是新手 刚学的写的很简单的代码

    标签: FPGA RS编译码 代码

    上传时间: 2014-12-03

    上传用户:003030

  • RS码译码器C语言工程

    RS码译码器C语言工程,为[255,191]码率的译码结构,具有通用性

    标签: RS码 C语言 译码器 工程

    上传时间: 2014-06-19

    上传用户:hj_18

  • RS编译码器的设计与FPGA实现

    Reed-Solomon码(简称RS码)是一种具有很强纠正突发和随机错误能力的信道编码方式,在深空通信、移动通信、磁盘阵列以及数字视频广播(DVB)等系统中具有广泛的应用。 本文简要介绍了有限域基本运算的算法和常用的RS编码算法,分析了改进后的Euclid算法和改进后的BM算法,针对改进后的BM算法提出了一种流水线结构的译码器实现方案并改进了该算法的实现结构,在译码器复杂度和译码延时上作了折衷,降低了译码器的复杂度并提高了译码器的最高工作频率。在Xilinx公司的Virtex-Ⅱ系列FPGA上设计实现了RS(255,239)编译码器,证明了该方案的可行性。

    标签: FPGA RS编译码

    上传时间: 2013-06-11

    上传用户:奇奇奔奔

  • 基于FPGA的RS码译码器的设计

    介绍了符合CCSDS标准的RS(255,223)码译码器的硬件实现结构。译码器采用8位并行时域译码算法,主要包括了修正后的无逆BM迭代译码算法,钱搜索算法和Forney算法。采用了三级流水线结构实现,减小了译码器的时延,提高了译码的速率,使用了VHDL语言完成译码器的设计与实现。测试表明,该译码器性能优良,适用于高速通信。

    标签: FPGA RS码 译码器

    上传时间: 2013-10-17

    上传用户:cc1915

  • 基于FPGA的RS码译码器的设计

    介绍了符合CCSDS标准的RS(255,223)码译码器的硬件实现结构。译码器采用8位并行时域译码算法,主要包括了修正后的无逆BM迭代译码算法,钱搜索算法和Forney算法。采用了三级流水线结构实现,减小了译码器的时延,提高了译码的速率,使用了VHDL语言完成译码器的设计与实现。测试表明,该译码器性能优良,适用于高速通信。

    标签: FPGA RS码 译码器

    上传时间: 2013-12-13

    上传用户:yzhl1988